Semiconductor Principal Design Engineerのポジションです。次世代NANDメモリのデータパス回路設計をリードし、高速・低消費電力の実現に向けた技術戦略を推進する中核的な役割を担います。アーキテクチャ検討からシリコン検証まで一貫して関わり、組織の技術力向上にも貢献いただきます。
職務内容
次世代NAND向けIO／データパス回路（SerDes、クロック等）の設計および検証
高速・低消費電力を実現するためのアーキテクチャ検討およびトレードオフ分析
レイアウト最適化および寄生影響解析、面積・電力効率の改善推進
他設計チームや関連部門とのインターフェース仕様調整および連携
シリコン評価・デバッグ、歩留まり改善に向けた技術提案と実行
顧客要求と設計制約のバランスを踏まえた仕様検討
技術意思決定のリードおよび若手エンジニアの育成・レビュー
応募要件
必須要件
電気工学または関連分野の学士／修士号、およびIC設計経験8年以上
高速IO回路やチップアーキテクチャに関する深い理解（性能・電力・面積最適化）
物理設計、レイアウト最適化、寄生抽出の実務経験
NAND向け高速インターフェース設計経験
プロジェクト推進力および高いコミュニケーション能力
歓迎要件
AIを活用した設計またはレイアウト最適化の経験
DRAMインターフェース（DDR、LPDDR、HBMなど）に関する知識・経験
SI/PIやPDN設計・最適化の知識
CMOSデバイス物理、信頼性、モデリングに関する理解
福利厚生
社会保険完備
賞与制度
昇給制度（年1回）
通勤手当（全額支給）
時間外勤務手当
年次有給休暇制度
各種休暇制度（年末年始、季節休暇など）
退職金制度
企業概要
半導体メモリおよびストレージソリューションを提供するグローバルテクノロジー企業にてSemiconductor Principal Design Engineerの募集です。データ社会を支える最先端製品を開発し、AIや次世代通信など革新的分野への貢献を続ける環境で、世界水準の技術に携わりながらキャリアを高めることができるポジションです。